Обязанности:
- Разработка системной части на FPGA;
- Написание автоматов;
- Отладка " в железе";
- Моделирование процессов.
Требования:- Знание основ одного из HDL языков: Verilog/VHDL/System Verilog;
- Знание устройства ПЛИС;
- Технический английский.
Условия:- ДМС;
- Соц.пакет.