Мы — аккредитованная IT-компания, работающая над высоконагруженными и технологически сложными проектами. Ищем опытного инженера для разработки и отладки ядер на ПЛИС, где важны скорость, надежность и точность.
Чем предстоит заниматься:
-
Разработка и отладка высокоскоростных цифровых схем на ПЛИС Xilinx.
-
Полный цикл работы в Vivado: от синтеза и имплементации до анализа временных характеристик.
-
Верификация и отладка на реальном железе с использованием инструментов типа ChipScope/ILA.
-
Написание читаемого, хорошо документированного кода на VHDL/Verilog.
-
Работа в команде с использованием Git.
-
Разработка и оптимизация алгоритмов ЦОС для реализации на ПЛИС.
Наши ожидания (обязательные требования):
-
Опыт коммерческой разработки под ПЛИС от 5 лет.
-
Глубокое знание Vivado и практический опыт отладки с ChipScope/ILA.
-
Свободное владение VHDL или Verilog/SystemVerilog.
-
Опыт проектирования высокоскоростных интерфейсов и синхронных схем.
-
Умение работать с системой контроля версий Git.
-
Английский язык на уровне чтения технической документации.
Что выделит вас среди других кандидатов (будет большим преимуществом):
-
Опыт в финтех-проектах (низколатентная обработка данных, высокочастотный трейдинг).
-
Глубокий опыт в области цифровой обработки сигналов (ЦОС) и алгоритмической разработки (Matlab/Simulink).
-
Понимание стека сетевых протоколов TCP/IP, опыт реализации сетевых функций на ПЛИС.
-
Глубокие знания в области Ethernet (MAC, PCS, PMA), знакомство с XGMII и опытом настройки Xilinx Transceivers.
-
Навыки написания скриптов на TCL и Python для автоматизации задач.
-
Знание С/С++ для взаимодействия с программной частью системы.
-
Опыт разработки законченных IP-ядер (в т.ч. DUC/DDC, FFT, CORDIC) и работы с высокоскоростными интерфейсами (JESD204B).
Наш технологический стек: VHDL, Verilog/SystemVerilog, Xilinx Vivado, MATLAB/Simulink (HDL Coder), Xilinx Ultrascale(+), Git, ChipScope/ILA, Ethernet 10G/25G+, TCP/IP, XGMII, TCL, Python, C/C++
Мы предлагаем:
-
Удаленную работу из любого региона.
-
Официальное трудоустройство по ТК РФ, полностью белая заработная плата.
-
Конкурентную зарплату, обсудим детали на собеседовании, исходя из вашего опыта и экспертизы.
-
ДМС после успешного прохождения испытательного срока (3 месяца).
-
Сложные и интересные задачи, где ваши решения имеют непосредственное значение.
-
Возможность работать над проектами, требующими сочетания экспертизы в FPGA, алгоритмах ЦОС и высокоскоростных сетях.